1. <object id="q5s5r"></object>

    2. <code id="q5s5r"><small id="q5s5r"></small></code>
      <code id="q5s5r"></code>

      <nav id="q5s5r"><video id="q5s5r"></video></nav>
      <big id="q5s5r"></big>

      拓扑结构之星形拓扑

      来源:一博自媒体 时间:2016-4-25 类别:微信自媒体

      文 | 王萍  一博科技高速先生团队队员   拓扑和端接序列文章

       

      星形拓扑是多负载时常用的拓扑结构,只能用在低速信号上,而且是在各接收芯片需要同步接收的情况,如果没有时序要求不建议采用星形拓扑,其中重要的原因是布局布线实现起来比较困难。layout工程师看到这肯定在猛点头了,对吧?而且不等长的星形拓扑信号质量更不可控。

       

      星形拓扑就是一出驱动芯片或经过一小段传输线就分叉的一种拓扑,其实我是很少使用星形拓扑的,研究的也不多,所以我们就从最最基础开始。我们先把拓扑结构简化,星形拓扑结构除了发送端和接收端的反射外就是分支处的反射。为了清楚的看清分支处的反射情况,我们把发送端和接收端都端接。拓扑图如图1,分别看1-4个负载时的波形。
       


       星形拓扑图
      图2

      波形如图2,一个负载时是点对点,经内阻和传输线分压后稳定在1V。当分支出现时,在分支处会发生一次负反射,此处的电压是分压后的1V减去负反射后的幅值,该电压一直正向传播至接收端;而反向传播的负反射返回发送端后同样拉低了发送端的幅值,本例中主干和分支长度相等,所以发送和接收端稳定时间相同。如果主干变短(本例中的上升时间是0.5ns),则m1还没冲到最高就被拉下来了,即发送端的过冲会小点。表1是分支处反射系数,接收端电压和分支数量的计算结果,可以看到和仿真的结果是吻合的。

       

      星形拓扑-分支处反射系数,接收端电压和分支数量的计算结果

       表1


      看清楚分支处是如何反射之后呢,我们把接收的端接去掉换成高阻波形会怎样呢?如图3(红色都为发送端波形,其他颜色为接收端波形),总之就是正负反射叠叠叠,但接收信号的第一个台阶还是可以很清楚看到其幅值是端接情况下的2倍,这是末端全反射的功劳。从图3我们还清楚的看到随着分支的增加除了幅值变矮,上升沿也在退化,我们的仿真是还没考虑芯片的输入电容的哟,一旦引入电容还会加剧上升沿的衰减。
       

      星形拓扑


      图3


      这还不是我实际的星形拓扑结构的波形,还要去掉源端端接,驱动内阻设为20ohm,振铃就将如期而至了,而且驱动能力越强,负载越少振铃就越大如图4.
       

      星形拓扑结构的波形


      图4


      看了这么多波形,那到底星形拓扑结构设计时要注意什么?就单根信号而言其根本还是要抑制反射,反射讲到底还是要看上升沿和传输线长度的关系啦。以4个负载为例,先扫描分支长度的影响(图5),随着分支时延的增加台阶变的明显,所以分支数量决定了台阶出现的纵向位置,而分支的长短决定了台阶的横向长度。从扫描结果来看,分支长度小于二分之一的上升时间(仿真的上升时间为0.5ns)波形是可接受的,当然越短越好。而扫描主干长度发现其影响主要在过冲的大小,基本也是越短越好。所以星形拓扑设计最最重要的就是分支要短,这也是为什么大家更推荐远端簇形的原因了。
       

      星形拓扑-主干长度,分支长度


      图5(分支长度扫描)                    图6(主干长度扫描)   

       

      如前面所讲我们的仿真是没有考虑损耗,过孔,芯片电容等等的影响的,实际运用时还是建议拿到模型仿真一下比较保险,就像于博士所讲,仿真应该变成一种习惯,融入到工程设计中!

       

      上一篇:论层叠设计的重要性下一篇:戴维南与RC端接

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版