1. <object id="q5s5r"></object>

    2. <code id="q5s5r"><small id="q5s5r"></small></code>
      <code id="q5s5r"></code>

      <nav id="q5s5r"><video id="q5s5r"></video></nav>
      <big id="q5s5r"></big>

      如何用TDR来测试PCB板的线路阻抗

      来源:一博自媒体 时间:2016-3-9 类别:微信自媒体
      阻抗序列文章

      1、 阻抗测试的行业标准
      阻抗并不是想象中稳定的直线,而是波澜起伏。在前端和后端会受到探头或者开路的影响,中间由于生产制程的关系,也会有波动。

      那么,我们怎么判断测试结果呢?怎么确定生产出来的PCB阻抗是否满足要求呢?首先来看看IPC规范,IPC2557A建议的测量区间是DUT的30%~70%区间。

      再来看看Intel以及现在主流板厂的测试习惯,为了避开Launch区域以及反射区域的影响,测试区间建议是DUT的50%到70%区域。


        
      用TDR来测试线路阻抗,我们首先要了解测试区间的要求,才能准确理解测量得到的结果。


      2、探头对阻抗测试结果的影
      通常来说,TDR测试的时候,会用以下几种探头:


      其中,板厂通常会用手持探棒点测,Probe的影响呈现感性。SI实验室常用SMA来连接测试线缆,SMA在阻抗测试中可能呈现容性。两种探头对测试结果的影响如下图所示:

       
      由于Probe的感性或者容性影响,最终DUT的测试结果会有一点点的偏差。

      什么是阻抗板?阻抗板打样或批量生产的厂家有哪些?
      为什么常规阻抗控制建议是10%后记
      常规阻抗控制只能是10%的偏差(一)
      常规阻抗控制只能是10%的偏差(二)
      常规阻抗控制只能是10%的偏差(三)
      为什么PCB上的单端阻抗控制50欧姆
      阻抗偏高到60~65欧姆有什么危害(上)
      阻抗偏高到60~65欧姆有什么危害(中)
      阻抗偏高到60~65欧姆有什么危害(下)
      传输线阻抗
      阻抗开篇

      上一篇:论层叠设计的重要性下一篇:TDR分辨率

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版