1. <object id="q5s5r"></object>

    2. <code id="q5s5r"><small id="q5s5r"></small></code>
      <code id="q5s5r"></code>

      <nav id="q5s5r"><video id="q5s5r"></video></nav>
      <big id="q5s5r"></big>

      层叠系列最后的一些话题

      来源:一博自媒体 时间:2016-8-4 类别:微信自媒体

      文 | bruce   一博科技高速先生团队队长   层叠设计序列文章

      PCB设计是一个复杂系统,中间有很多的权衡考量。PCB设计的难点不是说你遵守了所有的规则,而是在设计中,你根据实际情况选择性的违反一些规则,这就是权衡。当然,你不能选择在野生动物园自驾游的时候突然下车,有些规则你还是得有敬畏心。

      我曾经“豪言壮语”说,一个优秀的PCB设计工程师,也一定是人生的驾驭和掌控者,能熟练掌握沟通和权衡的艺术不是一件容易的事情。

      不过现在社会系统也变得越来越复杂,很多事情好像怎么努力去了解,最终也是雾里看花。网络信息大爆炸的时代,我们不缺少信息的来源及数量。但是越来越难的是对信息的把控。最近就有很多事情,我把握不住后面的真实:100多位诺贝尔奖获得者签名力挺转基因食品,到底是科学还是商业?王石的万科事件,到底谁是谁非?中国的经济,到底是唱衰还是看好?有些事情我们只是看客,有些事情,我们却无法置身事外。看不透真实的时候,我们只好凭着自己的决断来做出选择:比如我选择继续不买转基因的食用油;选择努力充实自己的各方面技能,努力工作和学习;选择继续有时间就听听罗胖子,高胖子的Talkshow,看看这些牛人们都是怎么看世界的。

      所以这时候看看,PCB设计还是一个“简单”系统了,至少我们通过一期层叠系列的围殴,大家再做层叠的时候,应该会轻松很多。

      华中地区的洪水慢慢退去,夏天也过了一半了。今年好像尤其的热,高速先生的文章也持续创造热度,感谢大家的支持,层叠系列收尾啦。而就在本文写作的当天,高速先生群里面有人提问啦:


      高速先生是说干就干的行动派,下一期发文章我们做如下调整,先试用一个系列,看大家意见再调整:

      1、 每周一发当天技术文章,同时在各个渠道展开讨论
      2、 每周四或者周五把大家讨论的精华,以及我们的点评集合成一篇文章。

      后续这些讨论不再隐藏微信号及头像了,参与讨论,即默认同意高速先生集结成文章发送。

      先来看看上周的问题:在《Cadence印刷电路板设计:Allegro PCB Editor设计指南(第2版)》原书中的回答是:

      在方案三中,需要加大L3~L4、L6~L7、L9~L10的间距,缩小L2~L3、L5~L6、L7~L8、L8~L9、L10~L11的间距,以达到在电源地平面紧藕,降低平面阻抗的前提下,控制层间串扰。如果板厚因素制约,难以实现上述要求的话,可考虑采用方案二。虽然牺牲电源平面阻抗,但能较好地控制布线层间的串扰问题。

      大家的评论其实更加精彩,节选一下:


      最后,来看看层叠系列还剩下哪些话题

      1、 层叠设计与载流能力

      现在低压大电流成为电子产品设计的趋势之一,越来越大的电流让我们不得不操心PCB的载流能力问题,而载流又是和层叠相关的。比如需要多厚的铜箔,需要几层电源平面,以及是走在外层还是内层。这些统统都是层叠的时候需要讨论的,不过还是老规矩,当有些问题是跨系列的时候,我们在后面的系列来详细讨论。

      让我们先来看看高速先生文章的总规划,又见高大上的脑图哈:
       

      看看我们围殴系列的成果哈,好像已经完成了好几个系列了。下一个系列是DDRX的设计,我们会从原理到实践,详细讨论DDR的问题,敬请期待。

       

      上一篇:高速信号编码之8B/10B下一篇:4层板到12层板层叠设计案例

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版