1. <object id="q5s5r"></object>

    2. <code id="q5s5r"><small id="q5s5r"></small></code>
      <code id="q5s5r"></code>

      <nav id="q5s5r"><video id="q5s5r"></video></nav>
      <big id="q5s5r"></big>

      10GBASE-KR 介绍及仿真优化

      来源:一博科技 时间:2016-4-27 类别:微信自媒体

      随着电子通信技术的发展,信号传输的速率已经越来越快,目前总线带宽已经发展到10Gbps/40Gbps带宽迈进。对于总带宽有较高需求或者需要解决走线密集度过高的背板,许多芯片供应商提供SerDes芯片均采用10GBASE-KR解决方案。

       

      本次《10GBASE-KR 介绍及仿真优化》讲义主要介绍了10GBASE-KR的协议以及协议中所要求的各项电气性能指标,并详细讲述设计过程中的注意事项,通过仿真实测对比分享实际通道优化的方法。

       

      目录如下:

      一、10GBASE-KR信号简介

      二、互连通道无源参数

      三、互连通道优化案例

      设计关键一:板材选择

      设计关键二:叠层设计

      设计关键三:连接器选择

      设计关键四:过孔参数优化

      设计关键五:背钻评估

      设计关键六:阻抗一致性

       

      四、TX&RX Spec及案例分享



      大家可通过以下链接下载:

      http://www.pcbtime.com/thread-15630-1-1.html

      上一篇:论层叠设计的重要性下一篇:拓扑结构之星形拓扑

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版