<code id="19y4x"><s id="19y4x"><listing id="19y4x"></listing></s></code>
  • <big id="19y4x"><nobr id="19y4x"></nobr></big>
  • <center id="19y4x"><small id="19y4x"><track id="19y4x"></track></small></center>
  • <strike id="19y4x"><sup id="19y4x"></sup></strike>

  • <output id="19y4x"><small id="19y4x"><p id="19y4x"></p></small></output>

      为什么常规阻抗控制建议是10%后记

      来源:一博自媒体 时间:2016-2-22 类别:微信自媒体

       作者:吴均   一博科技高速先生团队队长   阻抗序列文章

       

      1、 正态分布的智慧

      我们的工艺专家东哥临危受命,施展浑身解数连续写了好几篇,其中第二篇还是凌晨1:47发出来的,第三篇号称是打着吊瓶写的,大家记得在后台回复一下,一起来给东哥点个赞哈。

      认真拜读了东哥的文章,总结起来就是:设计容易,生产不易,且生(产)且珍惜!

      生产是物理加工制程,不管生产如何管控,总归最后要满足正态分布原则。我们看看这张图:(高速先生团队的平面设计休婚假回家了,所以图片有点丑,多包涵)
       


      100欧姆的差分阻抗要求,如果按照90~110欧姆范围来管控(上图黑色区域),大部分板子能满足需求,也就是说良品率不错。如果要求95~105欧姆(上图紫色区域),能够满足要求的板子就少了,大部分板子就只能报废。如果要求97.5~102.5欧姆,我只能说,你的产品太土豪了。

      如果按照80~120欧姆范围来管控,不是更多板子可以通过吗?那样的话,可能你的信号就通不过了!阻抗对信号的影响,我们在后续文章会一一展开。

      正态分布的智慧,也就是权衡妥协的智慧,可接受的信号质量,可接受的良品率。

      2、更精确的阻抗控制要求怎么办?

      大部分数字信号为什么不需要更高精度的阻抗控制要求,大家可以看看之前袁波发的文章:
      阻抗偏差到60~65欧姆有什么危害?(上)
      阻抗偏差到60~65欧姆有什么危害?(中)
      阻抗偏差到60~65欧姆有什么危害?(下)

      有些特殊的领域,需要更高的阻抗控制要求,比如传说中的微波射频信号,也比如高速先生一直在做的TRL测试板,我们该怎么办?

      先来显摆显摆我们的测试板,实际阻抗测试的数据:

      篇幅关系,不能贴太多图,实际上TRL测试板的设计功力之一就是阻抗优化与控制,包括了SMA接触区域的阻抗优化,及测试校准件的最终阻抗控制。

      我们一直很自豪的就是,我们做的好几版TRL测试板,最终的阻抗线控制都在5%以内甚至更小。我们的做法是把阻抗控制的风险自己来把控,详细指定了层叠参数,不允许生产环节进行调整。这就要求设计人员非常了解生产加工及材料可能的问题,并提前规避。

      要做到这一点,就要求设计工程师非常了解生产。东哥辛辛苦苦写的三篇文章,浏览量并不大,我还是很痛心。设计人员总是会轻视生产加工环节,这是要吃苦头的。所以这里再帮东哥推荐下之前的三篇生产加工的文章。

      常规阻抗控制只能是10%的偏差(一)
      常规阻抗控制只能是10%的偏差(二)
      常规阻抗控制只能是10%的偏差(三)

      经过这几期的文章,大家知道了板厂常规只接受10%的阻抗误差管控要求,如果要求5%,必然会导致良品率降低,成本上升。

       

      接下来,我们将跟大家分享:
      什么是阻抗板?阻抗板打样或批量生产的厂家有哪些?
      如何计算阻抗?
      如何测量阻抗?
      阻抗、反射、端接的关系
      驱动器的输出阻抗测量方法

      上一篇:论层叠设计的重要性下一篇:常规阻抗控制只能是10%的偏差(三)

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版