1. <object id="q5s5r"></object>

    2. <code id="q5s5r"><small id="q5s5r"></small></code>
      <code id="q5s5r"></code>

      <nav id="q5s5r"><video id="q5s5r"></video></nav>
      <big id="q5s5r"></big>

      抽丝剥茧系列文章之过孔选择

      来源:一博自媒体 时间:2015-8-10 类别:微信自媒体

      作者:陈德恒     一博科技高速先生团队队长

      在高速先生的微信群里,还是经常有朋友问问题的。很多时候一个问题来来回回也就几条信息,也不知道朋友们有没有弄明白,实在不是因为高速先生不乐意说更多,而是百来个字,又没有图实在是很难把一个问题说清楚的。所以催生了《抽丝剥茧》系列文章,高速先生将专门撰文来解答各位朋友平时提出的问题。


      本期问题是这样的“12G信号,通过增加过孔避免stub的影响是好是坏?三个过孔有问题吗”?


      其实看到这个问题的时候,小陈的心里是乐呵呵的,12G信号,终于跟小陈心中的“高速”沾上边了。在这里,先抛出第一个论点,当前大部分板卡厚度都在2mm左右,10Gbps以上的信号过孔有非常严重的影响,6Gbps以下的设计基本不需要考虑过孔。原因在《反射详解》中有说明,一个几十mil的过孔或者stub,低频信号根本“感受”不到。


      其实,评估一个通道能否正常工作的标准就是信号协议,发送芯片满足信号协议,通道性能满足信号协议,接收芯片满足信号协议,那这样发送与接收芯片就能正常的通信了。而信号协议中,基本上是不会要求通道走多长打多少个孔的,而是以插损,回损,模态转换等指标去约束。要知道一个做得好的过孔损耗可能只有0.2dB,一个做得差的的过孔损耗会达到2dB。而SI工程师不可能要求设计工程师把走线,过孔做到多少dB以下(如果是这样的话SI工程师也就没有存在的意义了),而会将这些变成过孔个数的要求,过孔结构的要求,走线长度的要求等等,也就成为了我们的layout guide。


      让我们来对比一下过孔少stub长,以及过孔多无stub。下面的比较中,蓝色通道为一个过孔,过孔长度为10,stub为70;红色通道为两个过孔,过孔长度为70,stub为10。唯一的变量为过孔的阻抗。


      当过孔阻抗做的很好(50欧姆)时,插损曲线是这样子的:

      当过孔阻抗偏低(34欧姆)时,插损曲线是这样子的:

      当过孔阻抗偏高(71.5欧姆)时,插损曲线是这样子的。


      可以看到,如果阻抗做的好的话,通道本身的参数也是非常好的,这个结论不止适用于两个过孔,同时适用于多个过孔。而阻抗偏小的情况下,孔多stub短也是优于一个长stub的。至于阻抗偏高的情况,10G之前单个过孔会比孔多stub短好一些,但是这种情况基本上是不需要考虑的了,如果过孔阻抗有那么容易偏高的话,SI工程师也不需要那么辛苦的去优化过孔了。


      但是,注意这里有但是。Stub长的问题,通过背钻非常容易解决。而过孔阻抗优化这件事情,就不是那么简单了,需要一定的经验积累。而且过多的过孔,可能会使过多的噪声注入平面腔体,造成整个系统的不稳定,这个也需要综合把控。


      回到最开始的问题,通常12Gbps的信号,30mil的stub是可以接受的,略微做一些阻抗优化(选用8-10mil的过孔,稍微将反焊盘加大一些),三个过孔也并不算多。小陈这边调试成功的12G案例中,通道较复杂的有6对过孔+三个连接器+接近半米长的走线。


      相关文章

      抽丝剥茧系列文章之关于时序
      抽丝剥茧系列-一个T拓扑
      抽丝剥茧系列-一次解谜经历




      上一篇:论层叠设计的重要性下一篇:PCB设计十大误区-绕不完的等长(一)

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版