1. <object id="q5s5r"></object>

    2. <code id="q5s5r"><small id="q5s5r"></small></code>
      <code id="q5s5r"></code>

      <nav id="q5s5r"><video id="q5s5r"></video></nav>
      <big id="q5s5r"></big>

      某6万多Pin通讯板设计仿真案例

      来源:一博科技 时间:2014-7-2 类别:技术案例
        产品名称         某6万多Pin通讯板设计仿真案例
      【案例背景】:此板共6万多pin,客户要求在1个多月内完成设计、仿真及制板,而且客户原理图还没有最终确定,板上小电压大电流的电源种类多,且接口类型繁多,下面只列举比较有代表性的。
      【接口类型】:SFP+、Interlaken、QPI、PCIE3、DDR4和DDR3信号等
      【标     准】:SFF8431,QPI3.0,PCIE3.0,JESD79-4,JESD79-3E等
      【速     率】:

      10.3125Gbps, 12.5Gbps,8Gbps等

      【仿真描述】:

      1、高速串行信号如PCIE3和QPI信号,采用的是Intel的平台,平台对损耗有最基本的要求,即损耗需要满足如下要求:? -0.80 dB/inch at 4 GHz and -1.60 dB/inch at 8 GHz for stripline routing? -0.84 dB/inch at 4 GHz and -1.68 dB/inch at 8 GHz for microstrip routing通过对板上线路进行损耗评估,若采用普通FR4损耗不满足上面的要求,因此必须更换更低损耗的板材,最终通过仿真评估,在不改动现有线宽/间距和满足阻抗及损耗的条件下,最终采用介电常数比较小的TU872SLK-sp。



      损耗评估对比

      2、板上采用了4通道的DDR4芯片,每个通道有2根DDR4 DIMM,对布线的空间要求比较大,同时通过仿真串扰大小来评估布线间距是否足够。
       



      DDR4布线图

      3、另外板上有0.95V/80A及1.05V/50A等小电压大电流电源网络若干,对电源设计的考验非常大,首先按照经验将电源层用2Oz的铜厚,然后通过DC压降仿真和AC电源网络分布仿真,给出最合理的去耦电容组合及电源网络宽度及打孔密度,最后结合芯片CPM模型和电源封装参数仿真实际工作的电流电压情况,从而达到最佳的电源完整性。如下分别在时域和频域里仿真电源的结果。
       



      电源时域仿真结果
       
      电源网络频域仿真(有封装和没有封装对比)

       
      上一篇:135安培电源板设计仿真案例下一篇:没有了

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版