<code id="19y4x"><s id="19y4x"><listing id="19y4x"></listing></s></code>
  • <big id="19y4x"><nobr id="19y4x"></nobr></big>
  • <center id="19y4x"><small id="19y4x"><track id="19y4x"></track></small></center>
  • <strike id="19y4x"><sup id="19y4x"></sup></strike>

  • <output id="19y4x"><small id="19y4x"><p id="19y4x"></p></small></output>

      DDR线长匹配与时序(上)

      来源:一博自媒体 时间:2016-10-31 类别:微信自媒体

      文 | 袁波 一博科技高速先生团队队员     DDR设计序列文章

      前段时间,高速先生优质文章评选结果公布,大家对DDR相关文章热情很高,主要是这些文章写的接地气,看来接地气的文章还是很受欢迎的。作为一个从工程角度接触DDR的攻城狮,相对于DDR领域的庞大知识体系,我们更关注的是DDR的应用。为了不辜负大家的期待,我将继续给大家分享DDR相关知识的一些心得体会,将那些冰冷的设计规范用自己理解的方式表达出来,供大家参考。

      好了,进入正题,这次要谈到的话题是DDR的线长匹配,这个大家再熟悉不过了。回顾一下,总体原则是:地址,控制/命令信号与时钟做等长。DQ/DM信号与DQS做等长。为啥要做等长?大家会说是要让同组信号同时到达接收端,好让接收芯片能够同时处理这些信号。那么,时钟信号和地址同时到达接收端,波形的对应关系是什么样的呢?我们通过仿真来看一下具体波形。

      建立如下通道,分别模拟DDR3的地址信号与时钟信号。

       
      图1 地址/时钟仿真示意图

      为方便计算,我们假设DDR的时钟频率为500MHz,这样对应的地址信号的速率就应该是500Mbps,这里大家应该明白,虽然DDR是双倍速率,那是指数据信号,对于地址/控制信号来说,依然是单倍速率的,我们在仿真时,地址/命令信号与数据信号的速率也是应该分开设置的,大家在设置信号速率时应该注意。下面来看看波形,在地址与时钟完全等长的情况下,地址与数据端的接收波形如下图2:红色代表地址信号,蓝色代表时钟信号。
       
      图2 时钟信号与地址信号波形

      上面的波形我们似乎看不出时钟与地址之间的时序关系是什么样的,我们把它放在眼图中,时序关系就很明确了。这里粗略的计算下建立时间与保持时间。如下图
       
      图3 时钟信号与地址信号波形

      由上图3.我们可以知道,该地址信号的建立时间大约为983ps,保持时间为1ns。这是在时钟与地址信号完全等长情况下的波形。如果地址与时钟不等长,信号又是什么样的呢?仿真中,我们让地址线比时钟线慢200ps,得到的波形与眼图如下:
       
      图3 时钟信号与地址信号波形
       
      图4 时钟信号与地址信号波形

      由上图可知,在地址信号比时钟信号长的情况下,保持时间为780ps,建立时间为1.2ns。可见,相对于地址线与时钟线等长来说,地址线比时钟线长会使地址信号的建立时间更短。同理,如果时钟线比地址线长,则建立时间会变长,而保持时间会变短。

      需要说明的是,这里的建立时间与保持时间只是粗略的估算,实际规范中定义的建立时间与保持时间要比这个复杂。我们的总体目标就是要使DDR的建立时间与保持时间保持足够的裕量,只有这样,数据才能够顺利的被读取或者写入。读到这里,我想小伙伴们已经对线长匹配与时序之间的关系有了更具体的认识。那么,双沿采样的DQS与DQ之间的关系又具体是什么样的呢?我们将在下篇文章中具体介绍,敬请期待。

      上一篇:高速信号编码之8B/10B下一篇:你会做夹具吗?(二)

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版