1. <object id="q5s5r"></object>

    2. <code id="q5s5r"><small id="q5s5r"></small></code>
      <code id="q5s5r"></code>

      <nav id="q5s5r"><video id="q5s5r"></video></nav>
      <big id="q5s5r"></big>

      你会做夹具吗?(二)

      来源:一博自媒体 时间:2016-10-24 类别:微信自媒体

      文 | 陈德恒 一博科技高速先生团队队员     DDR设计序列文章

      “喂,听得到吗?”

      小陈的思绪从胡思乱想中被拉了回来。

      “嗯嗯,会的。”

      “那你帮我看一下,我这里有个用测试夹具测试的项目出了问题。”

      小陈看了一下相关的测试报告,大概是一个这样的项目:

       
      中间绿色的板子为需要测试的DUT,只是很简单几段3-4inch的延时线外加上两个连接器而已。这样子封装的连接器性能通常也不错,板子比较薄,全是表底层走线,过孔做的再差也不应该有太大影响,板上也没有stub,按理来说,DUT的损耗应该挺线性的,不存在太多阻抗不连续点,在小陈的想象中,应该是一个这样子的测试结果:
       
      可是接着往下看测试报告,客户那边的测试结果却吓了我一大跳:
       
      WTF?5GHz处损耗达到21dB?!换算成走线的话这差不多得是30inch的FR4啊!

      小陈赶紧往上翻看了一下测试结构,不对啊,测试夹具只有巴掌大,却做出了半米长的效果,这是什么魔法?

      转念一想,小陈释然了,在仿真软件中搭出了推测的拓扑,果不其然:
       
      原来,该夹具使用的是焊接式SMA,并且焊接时将SMA头的针脚全部没入了PCB中,如果走线与SMA头同一面的话,整个SMA头的信号针将成为一个stub,加上底部的锡球,这个stub将超过4mm。并且要保证能将SMA头插进去并且焊上,这里的金属化孔会做的比较大,导致这里阻抗较低,stub将会吸走更多的能量,造成更大的反射。
       
      问题找了出来,客户也放心了。看来测试夹具不仅仅是简单的把被测物延伸出来连上仪器。你还需要根据被测物的结构考虑可测试性;需要去减少夹具本身对测试结果的影响;需要根据信号协议考虑是否要去除夹具本身的影响;需要考虑什么样的测试方案是成本最低,效率最高的;需要考虑如何能覆盖所有的测试需求????这些东西跟层叠一样,是需要进行取舍的。

      那我们会不会做测试夹具呢?应该是会的吧。嗯,其实消失很久的小陈已经转岗做文案,写起软广来了。


      上一篇:高速信号编码之8B/10B下一篇:你会做夹具吗?(一)

      文章标签

      案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


      线路板生产

      热门文章

      典型案例


      北京赛车软件手机版