<code id="19y4x"><s id="19y4x"><listing id="19y4x"></listing></s></code>
  • <big id="19y4x"><nobr id="19y4x"></nobr></big>
  • <center id="19y4x"><small id="19y4x"><track id="19y4x"></track></small></center>
  • <strike id="19y4x"><sup id="19y4x"></sup></strike>

  • <output id="19y4x"><small id="19y4x"><p id="19y4x"></p></small></output>

      案例分享之继续来找茬(连载五)

      来源:一博自媒体 时间:2015-7-27 类别:微信自媒体

      作者:周伟     一博科技高速先生团队队员

      经过上次的案例分享已经过了一段时间,可能大家还在想说好的案例分享呢?小编也想连载的,可惜一直不能静下心来好好的写稿,整天被各种事情催着跑,有时甚至都觉得自己是客服代表了,忙得都没朋友了有木有?用一塌糊涂来形容都不为过。

      答应过的案例分享还是要继续的,哪怕没有其他的人愿意一起出来分享,小编也只能硬着头皮往前走了。后续的案例我考虑换个玩法,就是先把出现的问题抛出来,让大家自己去发现问题,并且提供可行的解决方案,答案我们就在后一篇的文章里面公布出来,这样应该更好玩点吧。好了,闲话少说,直接上菜!

      今天的案例可能之前在一些客户现场或者某些城市的研讨会现场有讲过,有些人可能已经知道了答案,但还是在这里再次分享一下,看过的人就再温故而知新了。

      某背板上有多块子卡,当单独插一块或同时插几块(<5>5)的时候有误码,甚至有些不能正常工作,背板结构如下图一所示。

      图一  背板结构图

      (抱歉,一些关键的信息做了一定的隐藏,这个主要是出于客户的隐私及信息安全考虑,请大家见谅,谁都不希望自己公司的信息外露,作为攻城狮,我们还是需要时刻注意信息安全的哈!)

      此背板厚度4mm,上面基本都是连接器插槽,都是RapidIO、LVDS和PCIE等差分信号,另外还有部分的低速单端信号,这些信号的特点是速率都不算太高,最高的也就3.125Gbps,所以当初客户设计的时候也没有特别注意,而且还适当的压缩了成本,背景就是这样的。看到这里,大家的心里是否基本知道这个问题的大致方向了呢?

      没有方向的话我们接着往下看。

      图二  叠层结构

      叠层可以看出什么问题,看不出来继续往下看。

      图三  部分信号的截图

      看到这里,大家应该有方向了吧,小编表示不能再继续发图了,否则就该剧透啦。



      相关文章

      答案分解之任性的短线设计(连载八)
      案例分享之任性的短线设计(连载七)
      案例分享之任性的短线设计(连载六)

      北京赛车软件手机版